Title: Back biasing effects in tri-gate junctionless transistors
So Jeong Park, Dae-Young Jeon, Laurent Montès, Sylvain Barraud, Gyu-Tae Kim, Gérard Ghibaudo
*S. J. Park: parkso@minatec.inpg.fr
논문 링크:
http://www.sciencedirect.com/science/article/pii/S0038110113002293
- 글로벌 프론티어와 화연 과제 사사
Junctionless transistor에서 substrate에 back bias를 인가했을 때 전기적인 특성이 어떻게 바뀌는지 살펴본 논문입니다.
우선 inversion mode 소자와 비교하였고 채널 폭에 따라 back bias effect 가 어떻게 달라지는지 관찰하였습니다. 실험 결과를 2-D numerical simulation (Flex PDE 사용) 결과와 비교하고 시뮬레이션에서 back bias가 있을 때 채널의 carrier concentration을 추출하여 실험 결과를 뒷받침하였습니다.
대영오빠와 함께 Junctionless 소자에 대해서 많이 배울 수 있었는데 이렇게 논문이 나오게 되어 정말 기쁩니다.^^
좋은 기회 만들어 주시고 지원해 주시는 우리 교수님과 프랑스에서 메일로 열심히 지도해 주시는 Ghibaudo 박사님, Laurent 교수님께 감사드립니다.
박소정 올림. |
